PATENT ABSTRACTS OF JAPAN

(11)Publication number:

04-305871

(43)Date of publication of application: 28.10.1992

(51)Int.Cl.

G11B 20/12

G06F 3/06

(21)Application number: 04-003172

(71)Applicant: HEWLETT PACKARD CO <HP>

(22)Date of filing:

10.01.1992

(72)Inventor: SHINN CHARLES E

(30)Priority

Priority number: 91 642981

Priority date: 10.01.1991

Priority country: US

(54) FAULT PERMISSION CONVERSION METHOD IN MEMORY FILE

(57)Abstract:

PURPOSE: To reduce the waste of a data space in a recording medium by detecting fault permission on the bit defect of a header field.

CONSTITUTION: Serial 2 and 7 codes which are read from a disk, are shifted to the long shift register of a detection circuit having the storage capacity of 22 bits in flip lops F1–F22. When shift completes, all bit signals can simultaneously be inspected and the logical/mutual relation of the bit signals for realizing one bit fault permission is inspected. Generally, locations obtained by adding the OR relation of two possible locations in the last shift of a synchronous field to the three shifts of a data start mark are combined in such a way that three of four shifts have to be valid.



(19) 日本国特許庁 (JP) (12) 公開特許公報(A)

FΙ

(11)特許出願公開番号

特開平4-305871

(43)公開日 平成4年(1992)10月28日

(51) Int.Cl.5

識別記号

庁内整理番号

技術表示箇所

G11B 20/12

9074-5D

G06F 3/06

305 F 7165-5B

審査請求 未請求 請求項の数1(全 14 頁)

(21)出願番号

特願平4-3172

(22)出願日

平成4年(1992)1月10日

(31)優先権主張番号 642981

(32)優先日

1991年1月10日

(33)優先権主張国

米国(US)

(71)出願人 590000400

ヒユーレツト・パツカード・カンパニー アメリカ合衆国カリフオルニア州パロアル

ト ハノーパー・ストリート 3000

(72)発明者 チヤールズ・イー・シン

アメリカ合衆国アイダホ州83703ポイス.

レツドプリツジ・ドライヴ・5318


(74)代理人 弁理士 古谷 馨 (外3名)

(54) 【発明の名称】 メモリ・フアイルにおける故障許容変換方法

(57) 【要約】

【目的】 ヘッダ・フィールドのビット欠陥に関する故 障許容を提供することにより、記録媒体におけるデータ ・スペースの浪費を最小限にする。

【構成】 可動記憶媒体を有する記憶システムである。 前記媒体上の各トラックにおけるセクタは同期フィール ド及びデータ開始フィールドを定義する記録を包含す る。前記記録から導出されたピット信号のうちの選択さ れたビット信号が組み合わされて複数の異なるビット信 号組合わせが形成される。この複数のピット信号組み合 わせよりも少数である所定数の異なるビット信号組み合 わせの各々におけるビット信号が全て同時に妥当性を有 することより、前記データ開始フィールドの故障許容検 出が提供される。



【特許請求の範囲】

【請求項1】トラックにてピットコードを用いる可動記 億媒体を有するメモリファイルにおいて、前記コードを 検出するための方法が、前記ピットコードのピットを逐 次走査して電気的ピット信号を生成し、前記ピットが走 査される順に前記ピット信号を記憶し、異なるピット位 置からの少なくとも2つの記憶されたピット信号を論理 的に組み合わせて異なるピット信号組み合わせを形成 し、異なるピット信号組み合わせから単一信号を生成 し、全ての単一信号の数よりも少数である異なる単一信 号を論理的に組み合わせて異なる単一信号グループを形成し、前記単一信号グループのいずれかに組み合わされ た単一信号が全て同時に存在することを利用して前記コードの検出を示す、ということよりなることを特徴とす る、メモリ・ファイルにおける故障許容変換方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は一般にメモリ・システムにおけるテープまたはディスク等の可動記録媒体に記録されたコードを読み出す際に故障許容(fault toleranc 20 e)を提供する方法に関する。

[0002]

【従来の技術及び発明が解決しようとする課題】光学式 または磁気式のメモリ・システムには、セクションまた はセクタに情報が記録される可動記録媒体を有するもの がある。該情報セクションは、そこから所望情報を読み 出すことができるようにアクセス可能でなければならな い。可動媒体上の離散記録のヘッダ・セクションを該情 報セクションの前に置き、ピット・コード・パターンの フィールドを定義し、同期フィールドや、情報またはデ 30 ータ開始フィールド(データ開始マーク(SODマーク)とも 呼ばれる)を、記録された情報またはデータへの時限ア セクスをもたらすための情報も含んでいるデータ・アド レス・フィールドとともに形成することにより、アクセ シビリティが達成される。該フィールドは、ビット形式 での媒体上の記録、例えば磁気媒体上の磁気双ピットか らなり、この媒体上の記録は媒体表面に隣接して配置さ れた変換器を媒体が通過する際に変換される。変換器 は、媒体上の記録ビットに光学的または磁気的に結合さ れている。磁気媒体のビットは、遷移及び非遷移磁気双 40 ビットのパターンで逐次記録される。磁気媒体表面は、 一般に、磁気分極の1つの状態にあり、クロック・パル ス間隔(ピット・タイム)内で読み出される(変換され る)と、非遷移ピットの特徴を表す電気表示をもたら す。遷移ビットは、磁気媒体の非遷移ビットから磁気的 に逆極性化されるので、異なる電気的表示をもたらす。 ピット・パターン形式のヘッダ・セクションは、各種目 的に用いることができる。その目的の中には、読み出し 及び書き込み操作用の媒体に関してサーボ・システム及 び読み/書き制御装置を同期させ又はフェーズ・ロック 50

したり、変換器により情報が記録され読み出される可動 媒体上の特定ロケーション即ち位置を識別する際に有用

な表示をもらたすための目的がある。データ開始マークは、ヘッダ・フィールドの一部である。ヘッダ・フィールドは一般に、書込スプライス・フィールド、フェーズ

・ロック・フィールド、同期フィールド、データ開始マークまたはフィールド、及びデータ・アドレス・フィー

ルドを連続して含む。

【0003】高密度記録では、例えば、磁気双ピットを 含むコードをエラーなしで、特に単一ビット・エラーな しで書き込むことは困難である。該コード例えばデータ 開始コードなどを読み出す際に欠陥許容 (defect toler ance)がなければ、データ開始マークに欠陥を含むセク ションまたはセクタを割愛する(省く)を必要がある。 これはデータ・スペースの浪費となる。また、専用サー ボを用いる場合、構造的なフレキシビリティのために駆 動タイミングの正確性が十分ではないので、読み出しエ ラーが発生する。したがって、サーボ・ヘッドと個々の 読み出し、書き込みまたはデータ・ヘッドとの間の機械 的変位によるタイミング・シフト(ヘッド・シフトと呼 ばれている)、及びデジタル信号プロセッサの量子化工 ラーは、データ開始マークが書き込まれるといつでもそ の移動または変位をもたらす。最終的な結果は、変換シ ステムにおける故障許容がない場合に、データ開始マー クを書き込むことのできる最大範囲に等しい媒体の表面 領域を走査し、欠陥が全くないものでなければならない ことである。もちろん、表面領域が大きければ大きいほ ど、該表面欠陥の蓋然性はそれだけ高くなる。

【0004】他方、データ開始マークが長ければ長いほど、相互に関連する多くのピット遷移があるので、標準故障許容を達成することがより容易になる。データ開始マークが整数のバイト長(8ピット/バイト)であることも望ましい。これは、データ開始マークにアクセスするための特別タイミングが必要とされないように、タイミング回路がバイト長増分で既に動作しなければならないからである。1バイト長のデータ開始マークが望ましい。一般に、ヘッダ・セクションのオーバヘッドを増加させてユーザ・データ記憶容量を減少させるので、長いデータ開始マークは望ましくない。

0 【0005】出願人が現在知るところの先行技術においては、前述の問題は直接に取り組まれていない。

【0006】1988年4月26日発行のP. L. シャー (P. L. Shah) 他による名称が"ディスク記憶システムにおいてセクタ・マークをデータに整列させるためのシステム"である米国特許第4,740,941 号には、サーボ・トラック及びデータ・トラックを用いるメモリ・システムについて述べられている。サーボ・トラック内のマークはセクタを定義し、データ・トラック内のマークはデータの開始を定義する。トラックの最初のセクタ・マークはインデックス・マークである。データの始まりを示すマ

一クは、インデックス・マークに関して固定位置を有する。読み出し/書き込みヘッドは、マークを正しく変換するように制御され、そこから各トラックのデータ時間差に対するセクタ・マークが決定される。ビットの欠陥に関する故障許容については取り組まれていない。

【0007】1986年4月22日発行のD. M. アレン(D. M. Allen) による名称が"磁気媒体にデータを記憶させるためのフォーマット"である米国特許第4,584,616 号に、ヘッダ・フィールド、データ・フィールド、及びデータ・フィールドの終りにあるトラック・ギャップが連 10 続して成るデータ・トラックについて記述されている。ヘッダ・フィールドはデータのはじめのフィールドを信号で知らせる符号化制御情報を含む。トラック・ギャップは、前に記録されたデータからの擬似データの記憶場所(depository)である。ギャップ長は、それがヘッダ・フィールドとして認められることを防ぐため、ヘッダ・フィールドとして認められることを防ぐため、ヘッダ・フィールドよりも短い。ビット欠陥に関する故障許容については取り組まれていない。

【0008】1981年10月27日発行のR. アンドレセン (R. Andresen) 他による名称が"同期マークを伴うセク 20 タ・サーボ"である米国特許第4,297,737 号では、当該セクタのサーボ情報の妥当性または非妥当性を示すために符号化同期信号が用いられている。ビット欠陥に関する故障許容については取り組まれていない。

【0009】1976年12月14日発行のD. I. フラッシュ(D. I. Frush)による名称が"周辺記憶システムにおける記録媒体の欠陥を回避するための装置及び方法"である米国特許第3,997,876号では、データ記録領域におけるディスクの表面欠陥の位置を示し、データ読み出し中に識別されるがデータとはみなされない識別コードをそ30とに記録することにより、データに関する故障許容について取り組んでいる。この点で、ビット欠陥に関する故障許容については取り組まれていない。故障許容は、表面欠陥にデータを記録することを防ぐための、ディスクの表面欠陥向けのものである。

【0010】記録媒体のデータ・スペースをスキップしたり浪費することを最小にするため、ヘッダ・フィールドにおけるピット欠陥に関する故障許容が必要である。

[0011]

【課題を解決するための手段】消失したり、シフトされ 40 た又は不良の記録ビットに対して故障許容を与える一方、システムの同期化のためや、移動する記録媒体上の位置すなわちロケーションを識別するための目的で、最小長の改良ビット・コードをメモリ媒体に記憶したり、コードを識別するためにメモリ媒体から送られる信号を論理的に処理するためのメモリ・システムにおける方法及び手段をここに開示する。

【0012】本発明は、その幅広い特徴の1つとして、 媒体におけるデータ・トラックのヘッダ・フィールド に、磁気、磁気光学等により変換される遷移及び非遷移 50 4

ビットのバターンとして記録されたコードをもたらす。 そこから生成される信号は論理的に結合、処理及び利用 されて、該コードを有効コードとみなすと共に、少なく とも消失、誤配置又はシフトされた個々のビットに関し て故障許容をもたらす。本発明は、別の特徴において は、同期化機能を達成すると共に、同期フィールドの選択されたビット記録が、データ開始フィールドの選択されたビット記録と組み合わされて、最短データ開始フィールド要求でデータ開始マークを定義するコードを与え るところの、データ開始マークを定義するコードを長 に向けられている。2つのフィールドからの該ビット記録から変換されるビット信号は再び論理的に組み合わされてフィールドの個々のビットに関して故障許容が与えられ、それにより該コードは意図された機能に対して有効コードとみなされる。

【0013】データ開始マークのデータ開始フィールド 部分は、遷移及び非遷移ピットの16ピット・コードにお ける少なくとも3つの遷移ピットから成り、同期フィー ルドの選択された部分は少なくとも1つの遷移ビットか ら成る。これは少なくとも4つの遷移ビット・コードを 形成する。このコードから生成されるピット信号は、検 出回路に記憶され、そこで同時に検査される。データ開 始フィールドの3つの遷移ビットの各々に、同期フィー ルドの最後の遷移ビットの2つの可能なロケーションの 代わりの相関関係を加えたロケーションが決定される。 選択されたビット信号は、論理的に組み合わされて複数 の信号を生成するが、なかでも4つの信号は最適方式で 発明を実施するためのものである。この4つの信号は、 3つの異なる信号の異なるグループに組み合わされるの で、いずれかのグループの4つの信号のうちの3つは、 該コードを識別するために同時に有効でなければならな い。したがって、1ビットを消失することはあるが、デ ー夕開始マークはまだ識別される。ビット、すなわち遷 移及び非遷移ピットを表す信号の組合せにおいては、フ ェーズ・ロック及び同期フィールドなどの初期に変換さ れたフィールドからのピット信号の組合せがデータ開始 マークと間違われないように、信号は選択的に組み合わ されている。

【0014】例えば、データ・マーク記録の完全な開始を試験するために、4つの信号の4つすべてが有効であることを要求するような代りの動作モードについても論理的手段が設けられている。

【0015】本発明は、図面と共に以下の説明を参照することにより、より良く理解されるであろう。

[0016]

【実施例】記憶すべき情報量を増加する必要性と結びつく、可動記憶媒体を有するより小さなメモリ・システムの必要性と共に、媒体上の記録密度が著しく増大してきた。記録密度が増加すると、ピット記録及び変換エラー(ピット・エラー率と呼ばれている)もまた増加する。

データ開始コード等のヘッダ・フィールド・コードにおける単一ピット・エラーのみの結果として以後のデータを割愛することを最小にするため、故障許容は、媒体のヘッダ・フィールドを走査する際にますます重要になる。

【0017】本発明は、テープ・ドライブまたはディスク・ドライブ装置のように可動記憶媒体を有するメモリ・システムに適用可能であるが、本発明は、その最適方式の実施についてメモリ・ファイルに関連して記述するが、このメモリ・ファイルは、可動記憶媒体が公知のよ 10うに磁気双ビットを記録する磁化可能表面を有する回転ディスクであるものである。

【0018】図1及び図2に、各々"ハード"及び"ソフト"セクタとして知られている従来のディスク・セクタの2つの異なるタイプの概念図を示す。この2つの図は、ディスク上の各トラックにおいてフォーマット化された際に物理的にアーチ形状となるディスク・セクタを線形的に表現したものである。この2つの図は、セクタ内のすべてのフィールドを表すように意図されたものではなく、むしろ本発明を説明する際に重要なフィールド20だけを表すためのものである。本発明は、これら及び他のセクタ・フォーマットで実施することができる。

【0019】図1に示す"ハード"セクタは、左から右に連続して、書込スプライス・フィールド1、フェーズ・ロック・フィールド2、同期フィールド3a、データ開始フィールド3b、データ・アドレス・フィールド4、及び周期冗長検査フィールド(CRC)5から成るセクションを有するヘッダ・フィールドを含む。データ開始マーク3は、データ開始フィールド3b及び同期フィールド3aの一部を含む。セクタ内ではヘッダ・フィールドの次30にデータ・フィールドがある。このデータ・フィールドは、同期フィールド3c、データ開始フィールド即ちデータ開始マーク3d、データ・フィールド6、エラー修正コード・フィールド(ECC)7、及び周期冗長検査フィールド(CRC)5aから成る。

【0020】図2では、図1のセクタ・フォーマットにおける個々のヘッダ及びデータ・フィールドが組み合わされ、データ・フィールドに属していた同期フィールド3c及びデータ開始マーク3dを省いてセクタを短くしているが、データ・フィールドを変更するときには、図1の 40場合のようにデータ・フィールドだけでなく、セクタ全体の書換えを必要とするという短所が付随する。

【0021】図の右から左に媒体が移動すると、変換器 (図示せず)に関してデータ開始マークが検出され、それにより、次のデータ・アドレスが正しければ、システムは、そこを通過するデータ・フィールドからデータを 読み出すことが可能となる。図3は、本発明を用いた代表的なディスク・ドライブ・システムのブロック図である。ディスク・ドライブ8は、1つのディスク9及び1つの変換器即ち磁気ヘッド11を含むものとして単に示さ 50

6

れている。ディスク・ドライブ・システムは、ホスト・ コンピュータ13の制御下にあるコンピュータ・システム の一部であり、ホスト・コンピュータ13は、ディスク・ ドライブに記憶された情報に周期的にアセクスすること を要求する。ホスト・コンピュータ13からの情報要求は ディスク・コントローラ15に送られ、ディスク・コント ローラ15は、該要求を翻訳して特定ディスク上のトラッ ク及びヘッドを識別する。ディスク・コントローラ15は サーボ・システム17の動作を開始させる。サーボ・シス テム17は選択された磁気ヘッドを移動して選択されたト ラックをシークし、トラックが見つかるとその選択トラ ックを追跡する。ディスク・コントローラ15は、次のデ ータ・アドレスを読み出すためにデコーダ/エンコーダ 27に信号を送って変換器の位置を確認する。アドレスが 確認され、それがホスト・コンピュータ13により所望さ れるデータ・ロケーションの一部または全部であるなら ば、ディスク・コントローラ13がそのデータをホスト・ コンピュータへ伝送する。確認されたアドレスがホスト ・コンピュータ13により所望されるデータ・ロケーショ ンの一部または全部でない場合には、ホスト・コンピュ ータ13へのデータ転送を開始するための所望のデータ・ アドレスがくるまでコントローラ15は待機する。

【0022】磁気ヘッド11の出力は、読み出し/書き込 みアンプ19を介して読み出しアンプ及びフィルタ回路21 へ接続され、そこでサーボ・システム17のための信号整 形及び利得制御が行われる。読み出しアンプ及びフィル 夕回路21の出力は、AD変換器機能をも有するデータ・ セパレータ23に接続される。ディスク9 から読み出され たすべてのビットは、データ・セパレータ23により検出 回路25を介してデコーダ/エンコーダ27へ送られる。同 期フィールド3a及びデータ開始フィールド3bからのピッ ト信号がデータ開始マーク3を識別すると、その次のデ ータ・アドレス・フィールドは、デコーダ/エンコーダ 回路27によりデコードされ、ディスク・コントローラ15 へ送られる。データ・アドレスがディスク・コントロー ラ内のデータ・アドレスと比較されると、ディスク・コ ントローラは、データをデコードするためにデコーダ/ エンコーダに信号を送る。選択トラック内の該セクタ・ アドレスに記録されたデータは、ディスク・コントロー ラ15に送られ、次にホスト・コンピュータ13に送られ る。このデータ転送は、要求された情報を表す。エンコ ードされたデータとしてディスク上に書き込まれるデー 夕は、アドレスと共にディスク・コントローラ15からデ コーダ/エンコーダ27に送られる。選択トラックにおけ るアドレスが見つけられると、デコーダ/エンコーダ27 によりエンコードされた書き込みデータが書き込まれ る。図3に示すように、情報は、ホスト・コンピュータ 13、ディスク・コントローラ15及びデコーダ/エンコー ダ27間でNRZコードにて伝送される。変換器11に対する 入出力情報は(2,7) コードである。同期フィールド・

コード及びデータ開始フィールド・コードの発現は、本 発明を実施するための最適方式を説明する際のこのよう な状況に基づくものである。本発明の原理は他のコード を用いても実施可能であるということが理解されるであ ろう。

【0023】公知のフェーズ・ロック・フィールド2 は、繰返し一定周波数パターンを有する磁気双ピットか ら成る。フェーズ・ロック・フィールド2 における双ビ ット・パターンは、磁気ヘッド11により読み出された際 にリードパック双ピットにデータ・クロックをフェーズ 10 択する。 ・ロックするため、フェーズ・ロック・ループ制御装置 33によって用いられる。これはスピンドル速度の変動の ために行わなければならない。スピンドル速度の変動 は、ある用途では0.5 %程度にすぎないが、そのうちに 単一遷移ピット・ロケーションと比較された際に周方向 ビット遷移により非常に大きくなり、ディスクに関して 5 ピット倍のもの大きさの周方向タイミング・エラーを 伴うことがある。フェーズ・ロックは、データ検出の同 期開始に先行する。

【0024】製造歩留り及び試験時間を改善するために 20 は、故障許容、すななわできる限り多くの単一ピット信 号ドロップイン、ドロップアウト及びビット信号シフト に耐えるデータ開始検出システムを有することが望まし い。大多数の記録ビット欠陥は単一ビット長にすぎない ものであるので、単一ピット故障許容は、データ・スペ 一ス割愛の低減において著しい改善をもたらす。

【0025】欠陥許容のない現在の方法では、データ開 始マーク3 における欠陥が先行するデータ・セクション の割愛またはスキップを必要とする。専用サーボを使用 するためにドライブ・タイミングが不正確となる用途に 30 おいて、ヘッド・シフト及びDSP量子化によるタイミ ング・シフトは、ヘッドとデータ開始マークとの間の機 械的変位をもたらす。データ開始マーク3の正確な位置 は移動すると思われる。最終結果としては、データ開始 マーク3を書き込むことのできる最大範囲に等しい領域*

*を走査して、故障許容がなくとも完全に欠陥のないもの とならなければならない。もちろん、データ開始マーク 3のディスク領域が大きければ大きいほど、単一ビット 火陥の蓋然性がそれだけ高くなる。

【0026】磁気ヘッドの共振周波数範囲のフェーズ・ ロック周波数は、同期フィールド3a及びデータ開始フィ ールド3bにおけるデータ開始マーク3を示す双ビット・ パターン用のコードを選択する際に考慮に入れることの 要因となる。本発明を実施する際には(2,7) コードを選

【0027】(2,7) コードのコード・テーブルは下記の 通りである。

[0028]

【表1】

NRZデータ	(2,7)コード
00	1000
01	0100
100	001000
101	100100
111	000100
1100	00001000
1101	00100100

【0029】エンコード・アルゴリズムは、テーブルに 当てはまる最長の NRZグループを見つけることである。 よって、NRZコード"11110100" のシーケンスはエンコ ード時に"111""101""00"とグループ化される。こ れは、(2,7)コードでは"000100""100100""1000" である。

【0030】同期フィールドが単一周波数でなければな らないので、使用可能な(2,7)コードは2パターンとな

[0031]

【表2】

同期フィー	・ルド	
(2,7)コード	N R Z	NRZ
"3T" パターン 100100100→ "4T" パターン 10001000→	101101101→ 000000000→	B6D 00

【0032】最も速いロックでは、最上位遷移ビット "1"を伴うパターンが最適である。しかし、 D6Dacx の NRZパターンでは、書き込まれるデータに関する正確 な書き込み/スプライス信号タイミング(書込スプライ ス・フィールド1、検出)が要求される。これは、磁気 ヘッドのアームスタック構造の機械的フレキシビリティ のため、専用サーボ・ドライブとは適合しない。さら

・オン・タイムを考慮に入れなければならない。


【0033】4Tパターンでは、データ開始フィールド3a におけるデータ開始マーク3 の当該部分についてのコー ドは、該(2,7) パターンにエンコードされることが望ま しい。このことは、書き込みスプライス・フィールド1 が読み出されてから、データ開始フィールド3bの最初の ピットが読みだされるまでに、同期フィールド3aを通過 に、書き込み動作モードにおける書き込み電流のターン 50 する際に発生する NRZゼロの数とは無関係である。しか

し、書き込み/スプライス信号タイミングはそれほど正 確ではない。表1のコード・テーブルを参照すると、デ ータ開始フィールド3bの最初の NRZビットが"1"であ ることが仮定されている。 NRZコードでは、表2のコー ド・テーブルに示すように、 NR2同期フィールドが全て NRZゼロであるため、書込時に図3に示すデコーダ/エ* *ンコーダ27が遭遇するのは最初の"1"遷移である。 【0034】データ開始フィールド3bの最初のピットの 前のNR2ゼロが偶数個の場合、シーケンスは次の通りで ある。

10

[0035]

【表3】



【0036】データ開始フィールド3bの最初のピットの 前のNRZゼロが奇数個の場合、シーケンスは次の通りで ある。 Ж **%**[0037] 【表4】

周期フィールド データ開始マークの最初のビット データ開始マークの最初のビット

1000 1000 011 00 00 0] 1 xxx ---- NR2 ----> **~** (2, 7)

【0038】データ開始フィールド3bの前のゼロが偶数 であるか奇数であるかに関わらず、データ開始フィール ド3bのビット・パターンを、NRZコードから該(2,7) ビ ット・パターンにエンコードするためには、データ開始 フィールド3bの最初の2ビットの(2,7) コードが00であ る必要がある。以下に示す表5のコード・テーブルか ら、この基準を満たすビット・パターンが4つだけであ ることが分かる。

[0039]

【表5】

NRZ = - F	(2,7)コード
100	00100
111	000100
1100	00001000
1101	00100100


ドの"1"遷移の最大数にエンコードされる。これは相 互関係を容易にするので非常に望ましい。また このNRZ コードのピット・パターンが、 NRZコードのゼロの数と は無関係に(2,7) コードの該ピット・パターンにエンコ ードされるように、101(NRZ) =100100(2.7) であるこ

とに注目することも重要である。

【0041】しかし、 NR2コードのビット・パターン (1101) はわずか2分の1パイト(4ピット)長であ り、整数パイト長のピット・パターンが望ましい。別に 要求されることは、データ開始フィールド3bのビット・ パターンがその後のデータに関わりなく同様であること である。これは、もう1つの2分の1パイト・パターン を必要とするので、以後のデータは影響を及ぼさない。 30 唯一の選択は、別の NRZコード1101(Dags)、または別 の NRZコード1100(Chex) からのピット・パターンであ る。 Dier ビット・パターンにはさらに多くの遷移があ り、これは望ましいことであるが、先行するビット・パ ターンも Daex ビット・パターンであるため、1 ビット 故障を受け入れることのできる相互関係をつくることが 困難となる。Dier 及び Cier コードのピット・パター ンを組み合わせることにより、データ開始マークについ てのDCL: ビット・パターンが得られ、1ビット故障を 受け入れることのできる相互関係が提供される。(2,7) 【0040】 このテーブルから NRZ数1101は(2,7) コー 40 コードである同期フィールド3aのピット・パターン及 びデータ開始フィールド3bのビット・パターンは次の 通りである。

[0042]

【表6】



【0043】DChex (2.7) コードのピット・パターン及 びデータ開始フィールドのビット・パターンには遷移 "1"が3つだけ存在する。1ビットのドロップアウト 20 または故障を許容するため、この場合には2つの遷移に ついてのビット故障検出が要求される。しかし、これ は、1ビットのドロップインまたはビット・シフトを誤 って検出する高い蓋然性をもたらす。 1 ビットの故障許 容という目標を達成するためには、相互関係のためのさ らに多くの遷移を必要とする。

【0044】1つの代替策として、データ開始マーク3 を長くするという方法があるが、これは望ましくない。 というのも、データ記録スペースを減少させるだけでな いエンコード/デコード遅延を長くするからである。


【0045】現在のところ望ましい別の代替策として、 隣接する周期フィールド3aにおける遷移をデータ開始マ ーク3 の一部として用いるという方法がある。これは、 同期機能を妨げることなく行なうことができる。しか し、このアプローチには問題がある。それは、書き込み を使用可能にするための書き込みスプライス・フィール ド1 の検出とデータ開始マーク3 の検出との間の NR2コ ード・ゼロ(表3及び表4のコード・テーブルを参照) が偶数または奇数個のいずれであるかにより、データ開 40 始フィールド3bの隣の(2,7) コードの同期フィールド遷

移が異なるロケーションに存在するという問題である。

【0046】この問題は図4及び図5に示すように独特 な方法で解決された。ここで、ディスクから読み出され たシリアル(2,7) コードは、個々のフリップ・フロップ F1~F22 に22ビットの記憶容量を有する検出回路25の 長いシフト・レジスタにシフトされる。シフト・レジス タへのビット信号のシフトが完了すると、全てのビット 信号 (フリップ・フロップ電気状態) を同時に検査する ことが可能となる。"1"ビット故障許容を達成するた めのピット信号の論理的相互関係が詳細に検査される。 一般的に言うと、データ開始マークの3つの遷移の各々 に、同期フィールドの最後の遷移の2つの可能なロケー く、ギャップ・サイズにおいて考慮されなければならな 30 ションのOR関係を加えたロケーションは、4つの遷移 のうちの3つが有効でなければならないように組み合わ せられる。さらに、各遷移とのANDや、非遷移ビット 即ちゼロ"0"を含む1つまたは2つの他のピット・ロ ケーションがある。これにより、初期の同期フィールド 遷移がデータ開始フィールドの遷移と間違えられるとい うことがなくなる。

> 【0047】以下に示す表7のコード・テーブルは、図 1及び図5と図6及び図7とを結びつけて解釈した場合 における論理的概念を表すものである。

[0048] 【表7】



【0049】図4及び図5のフリップ・フロップF1~F2 2は、同期フィールド3aの各ピット及びデータ開始の検 出に用いられるデータ開始フィールド3bの各ピットで識 別される。28ビットの組合せフィールドのうちの最後の 22ビットがデータ開始の検出に用いられる。

【0050】同期フィールド3aに記録されるように奇数 個のゼロまたは偶数個のゼロが同期マークに存在するか どうかは分からない。したがって、(2,7) コードには2 つの異なる28ビット・プロットのビット・パターンがあ り、同期フィールド3aにおいて、その1つは偶数個のゼ ロ用のもの、もう1つは奇数個のゼロ用のものである。 2つのデータ開始ビット・パターンは同じである。表7 のコード・テーブルにおいて、ビットは同期フィールド 及びデータ開始フィールドを含む4つの7グループに分 類されている。この28双ビットの分類は説明のためだけ 30 のものであり、ディスクに記録されているグループ・パ ターンを表していると解釈されるべきではない。(2,7) コードの28ビットのうちの22ビットが用いられる。16ビ ットがデータ開始フィールド3bから成る。このデータ開 始フィールド3bは同期フィールド3aにおける偶数及び奇 数(2,7) コード構成と同一である。残りの6ピットは同 期フィールド3aの最後のビットである。

【0051】図4及び図5において、NORゲートNR5、NR6、NR8、NR9、NR11~NR16 及びNR18~NR20、及びNANDゲート ND7、ND10 及び ND17 は、対応する番号のフリップ・フロップをレジスタ内の次のフリップ・フロップに接続する。

【0052】各NORゲートには2つの入力及び1つの出力がある。この2つの入力が2つの電圧状態のうちの低レベル状態である場合、NORゲートの出力は機能的に高レベル状態となる。NORゲート入力のいずれか一方またはその両方が2つの電圧状態のうちの高レベル状態である場合には、NORゲートの出力は2つの電圧状態のうちの低レベル状態となる。

【0053】各NANDゲートには2つの入力及び1050 CLEAR入力端子に同時に印加されるクリア信号CL

の出力がある。NANDゲートの入力のいずれか一方またはその両方が2つの電圧状態のうちの低レベル状態にある場合、NANDゲートの出力は機能的にその2つの電圧状態のうちの高レベル状態となる。フリップ・フロップのパーQ出力端子は、各NORゲートの一方の入力及び各NANDゲートの一方の入力を構成する。

【0054】データ開始マークロード信号LDSMは、分周回路で、アンプAM6及びAM7を介して各NORゲートの残りの入力端子に接続される。インバータ・アンプI2は信号LDSMを反転する。この信号は次いでNANDゲートND7、ND10及びND17の各々の残りの入力に接続される。データ開始マークロード信号LDSMには2つの電圧状態があり、休止時は低レベルの電圧状態であり、高レベルの電圧状態では、クロック・バルスの発生時にデータ開始マークのロードLDSMをシフト・レジスタにロードする。

【0055】フリップ・フロップF1~F22 はDフリップ ・フロップであり、アンプAM3, AM4, AM5 を介し、そのク ロック・パルス端子において、各フリップ・フロップ間 に並列に分配されたクロック・パルスCKによりクロッ クされる。これらの回路接続により、全フリップ・フロ ップにクロック・パルスが同時に加えられる。フリップ ・フロップは、各々のD入力端子における電圧レベルに 基づきクロック・パルスCKにより同時に真または偽に セットされる。ここで用いる"真"または"偽"は、フ リップ・フロップの"1"または"0"の電気状態をそ れぞれ表しており、フリップ・フロップ出力Qと呼ばれ る。パーQ出力は常にQ出力の逆の状態であり、否定信 号が論理の単純化(logic simplification)をもたらす 際に用いられる。フリップ・フロップは、出力端子Qが その2つの電圧状態のうちの高レベル状態にある場合に その電気状態を表す"1"となり、出力端子Qがその2 つの電圧状態のうちの低レベル状態にある場合にはその 電気状態を表す"0"となる。各フリップ・フロップの

15

は、各フリップ・フロップのQ出力をその電気状態を表 す"0"にセットし、パーQ出力をその"1"電気状態 にセットする。

【0056】レジスタがクリアされた後に、ディスクか らコードが読み出される。同期フィールド3a及びデータ 開始フィールド3bのビット記録がディスク9から読み出 されると、表7のコード・テーブルや図6及び図7に示 すように左から右に読み出されて、フリップ・フロップ F22 の入力端子Dに接続された読み出しコード入力端子 RDCD1 においてシフト・レジスタに逐次入力される。デ 10 ータ開始コード3bのビット及び同期コード3aのビットの 全てが読み出されるか又は変換されて、そこからの信号 ビットは、最後のデータ開始信号ビット(ビット28)が フリップ・フロップF22において入力されるまで、クロ ック・パルスCKによりクロック・パルスCKに同期し てレジスタの段階を介してステップ化される。

【0057】データ開始マークの検出を示すための論理 回路を、図5の論理ゲート・アレイGAに示す。その論理 的構成は図6及び図7に示す通りである。ANDゲート A1, A2, A3はその入力として一群の選択されたフリップ・ フロップ信号を受信する。各ANDゲートは、群のなか に同時に存在する各信号に応答して、単一出力信号(本 実施例において単一信号と呼ばれる信号A、B及びCの それぞれ)を生成する。2つの異なる同期コードが存在 し、その遷移ビットが異なるビット位置にあるため、フ リップ・フロップF1~F6のシフト・レジスタでは、そこ から得られるビット信号を記憶するための別々のフリッ プ・フロップを与えることが定められた。図6及び図7 に示すように、NANDゲートND10、ND2 はそれぞれ、 偶数ゼロ及び奇数ゼロ同期フィールドからの遷移ビット 30 信号をそれぞれ受信して、出力信号D1及びD2をそれぞれ 生成する。信号D1またはD2は、そのいずれかがロー状態 である場合にNANDゲートND3 を使用可能にして出力 信号D を生成する。これは単一信号D とも呼ばれる。ゲ ート論理は次のように定義される。

[0058]

【表8】

ゲート Al $Q15 \cdot Q19 \cdot Q22 = A$ ゲート A2 $Q12 \cdot Q16 = B$ Q5 · Q9 ゲート A3 = cゲート ND1 - Q7 = D1ゲート ND2 • 96 01 = D2ゲート ND3 D1 + D2= D

【0059】ゲート論理のこの側面は、以後で説明する ように、データ開始ビット・フィールドよりも前にある *50* 16

ビット・フィールドが走査される際にデータ開始フィー ルドの誤り検出を不要にする為に意図されている。4つ のNANDゲートND7~ND10の各々には、4つの単一信 号A, B, C, D からの3つの異なる信号グループがある。こ れらの信号グループは、ゲートND7~ND10 に対してそれ ぞれABC, ACD, ABD 及びBCDである。いずれかのグループ の3つの信号すべてが同時に高レベル状態の場合に、デ ー夕開始マークが見つけられたことを示す。これらのゲ ートの各々における4番目の入力信号CRは、故障許容機 能モードにおいては常に高レベル状態である。信号CR は、これから説明するエラー検査及び修正回路の一部で ある信号NCR から得られる。修正検査が進行中でない場 合には、修正信号NCR は低レベル状態である。インパー タ・アンプ12はこの信号を反転させて、その2つの電圧 状態のうちの高レベル状態で出力信号CRを生成して、故 障許容データ開始マーク検出機能のためにゲートND7~N D10を使用可能にする。

【0060】このNANDゲート・アレイにおける5番 目のNANDゲートND11は、ディスク上のデータ開始マ ークの正確さを検査するために用いられる。すべての信 号A、B、C、Dはこのゲートに連結されるので、エラ 一検査モードでは、データ開始マークの記録ビットには エラーがない。エラー検査は、信号NCR をその2つの電 圧状態のうちの高レベル状態に切り替えることにより行 われる。この状態でのアンプ12の出力信号CRは低レベル の電圧状態にあり、NANDゲートND7~ND10が使用禁 止になる。故障許容データ開始マーク検出モードで該ゲ ートを使用禁止にするNANDゲートND11に直接連結さ れた信号NCR はまた、使用可能信号となる。使用禁止に された他のゲートND7~ND10 はまた、エラー検査、デー 夕開始マーク検出動作モードにおいてゲートND11だけを アクティブな素子のままとする。ここで、エラー検査、 データ開始マーク検出機能は、記録されたデータ開始マ ークにおけるすべての遷移ビットが適所に存在して検出 されることを要求する。

【0061】このゲート・アレイGAの出力はNANDゲ ートND12にあり、その入力として全ゲートND7~ND11 の 出力がある。あるゲートにおける入力信号全てが高レベ ルの電圧状態であるいずれかのゲートND7~ND11 におけ 40 るデータ開始マーク検出条件により、該ゲートND7~ND1 1 の出力をその電圧状態のうちの低レベル状態にする。 NANDゲートND12の出力は、ゲートND7~ND11 からの いずれか1つの入力がその電圧状態のうちの低レベル状 態にある場合に髙レベル状態となり、データ開始マーク が検出されたことを示す。NANDゲートND12の出力 は、フリップ・フロップF23の入力端子Dに連結されてい る。このフリップ・フロップF23の出力Q23は、その高レ ベルの電圧状態では、信号SMDET により示されるデータ 開始マーク3の検出を信号で知らせる。

【0062】表7のコード・テーブルに関して説明し、

また図6及び図7に示したように、同期コード3a及びデ ータ開始コード3bの遷移及び非遷移ピットの変換から生 じた信号は、データ開始マーク3についての正確なデー 夕開始双ピット・アレイではなく、同期フィールド3aな どにおけるような双ビット・アレイの誤識別を除去する ような方法で組み合わされる。これは、データ開始フィ ールド3aよりも前のビット・フィールドの走査中に複製 することのできない論理信号パターンで、非遷移信号ビ ットを遷移信号ピットと組み合わせることにより達成さ れる。したがって、これらの論理的組合せは、該先行ビ ット・フィールド構成の知識により構成される。図4及 び図5で実施され、図6及び図7の論理に関して説明さ れた組合せは、典型的なものであり、本発明の原理を明 示するものであり、独特なものであるが、データ開始マ ークの独創的な識別を達成するための有用なまたは論理 的な解法についてのみを表すものではない。

【0063】図4及び図5の回路と図6及び図7の信号テーブルとを参照すると、単一信号Aは、出力ビット信号パーQ15、Q19及びパーQ22をANDゲートA1においてAND関係で組み合わせて発現したものであり、その信20号の各々は、その対応する番号を有する、入力回路上のフリップ・フロップから出力されたものである。

【0064】単一信号Bは、フリップ・フロップF12及びF16からの出力ピット信号Q12及びパーQ16を入力として有するANDゲートA2の出力において発現された。

【0065】単一信号Cは、フリップ・フロップF5及びF9からの出力ピット信号バーQ5及びQ9を入力として有するANDゲートA3の出力において発現した。

【0066】単一信号Dは、NANDゲートND1の出力 信号D1またはNANDゲートND2の出力信号D2を入力と 30 して有するNANDゲートND3の出力から発現した。フ リップ・フロップF3及びF7のビット信号Q3及びパーQ7 は、NANDゲートND1 への入力を構成する。フリップ ・フロップF1及びF6のビット信号Q1及びQ6は、NAND ゲートND2への入力を構成する。この回路接続により、 同期ピット・フィールド3aの偶数または奇数ゼロ・ビッ ト構成が、信号D1及びD2でそれぞれ表される。したがっ て、偶数同期ピット・コードまたは奇数同期ピット・コ ードからのビット信号から生じる単一信号Dは、データ 開始マーク検出回路の論理で組み合わされる。 図6及 40 び図7では、同期フィールド3a及びデータ開始フィール ド3bの信号"1" または"0" には 1~28の番号が付け られ、ビット信号番号は、データ開始コードの最後のビ ット28が最後のレジスタのフリップ・フロップ22にロー ドされるという条件で、検出回路25のシフト・レジスタ のフリップ・フロップF1~F22に関連づけられてい る。これは、データ開始フィールド3a及び同期フィー ルド3bからの、データ開始マーク3 を定義するすべての ビット信号が、シフト・レジスタのフリップ・フロップ

1, ND2 は、明示されたフリップ・フロップ及びその各 出力信号からの入力信号Q、パーQ や単一信号A, B, C, D1, D2 と共に各列にあるので、各ゲートへのフリップ・フ ロップ入力は容易に識別される。したがって、例えば、 ANDゲートA1への入力は、パーQ15, Q19, パーQ22 で ある。これらの信号はピット信号"0"(21), "1"(2 5), "0" (28)がフリップ・フロップF15, F19, F22のQ出 力にある場合に同時に存在する。残りのゲートにおける 信号についても同様の考察が適用される。信号D1または D2のいずれかが存在するときには信号D が存在する。こ れらの信号は、同期フィールド3aの偶数ゼロ(図6)ま たは奇数ゼロ (図7) のフォーマット化に依存するので 同時には存在しない。図5に示すようなゲートND1.ND2. ND3の実行は図6及び図7に論理的に示されており、図 6 では、ゲートND3の入力におけるゲートND1の出力D1が 信号Dの生成をもたらしている。同様に、図7では、ゲ ートND3の入力における信号D2が単一信号Dを生成してい る。

【0067】異なるフリップ・フロップからの各ゲート についての信号グループの選択的導出により、データ開 始マークの誤識別が排除される。例えば、ビット1~28 からのピット信号ストリームがレジスタに伝えられる と、ビット"0"(14), "1"(18), "0"(21)が、AN DゲートA1への入力において使用可能(パーQ, Q, パ ーQ) 信号パターンを生成し、単一信号A が生成され る。しかし、単一信号B.C.Dはこのときには生成されな い。というのも、ビット信号グループ"0"(11), "1"(15)、フリップ・フロップF12,F16、ゲートA2、 ビット信号"0"(4), "0"(8)、フリップ・フロップF 5, F9、ゲートA3、及びピット信号"0"(2),"0" (6)、フリップ・フロップF3, F7、ゲートND1 が使用可能 になっていないからである。同様な考察は、データ開始 マーク3の全体がロードされる前の、レジスタにおける 信号伝播中の単一信号B,C,D の断続的生成に関しても適 用される。図3に示すように、検出回路25のデータ開始 マーク検出信号SMDET は、デコーダ/エンコーダ27への 入力として連結されている。図4及び図5のシフト・レ ジスタは、検出回路25の一部を構成しており、データ閉 始マークが検出されたことを示す信号SMDETを生成す る。信号SMDETはデコーダ/エンコーダ27に連結されて いる。

ド3bの信号"1"または"0"には 1~28の番号が付けられ、ビット信号番号は、データ開始コードの最後のビット28が最後のレジスタのフリップ・フロップ22にロードされるという条件で、検出回路25のシフト・レジスタのフリップ・フロップF1~F22に関連づけられている。これは、データ開始フィールド3a及び同期フィールド3bからの、データ開始マーク3を定義するすべてのビット信号が、シフト・レジスタのフリップ・フロップ クの検出をもたらす。データ開始マークが正しければ、にロードされるという条件である。ゲートA1, A2, A3, ND 50 システムは、例えば、ノイズから生じた欠陥またはわず

かにトラックを外れていることなどの、読み出し時にお ける単一ピット欠陥を処理することが保証される。SOD マークをロードするためには3つのクロック・パルス・ タイムが要求される。その1つは、SOD マーク検出フリ ップ・フロップF23を読み出すためのものである。レジ スタにおけるロードSODマーク信号LDSMを適用するため のものもある。したがって、同期化において、SOD マー クは、ロードされると、レジスタにおける3つの段階で 置き換えられる。このエラー検査モードにおいてデータ 開始マークが不良であれば、信号SMDET は低レベルの電 10 圧状態となり、データ開始マーク3 が見つからないこと を示す。図3のデコーダ/エンコーダ27は信号LDSMを生 成し、次のクロック・パルスでデータ開始マーク3 がロ ードされる。3つのクロック・パルス間隔が関与してい るため、ロードされたデータ開始マークは、レジスタの 3つのフリップ・フロップ位置に置かれて同期化を保 つ。

【0069】さらに詳細には、信号LDSMが加えられると、フリップ・フロップ・チェーンにおけるNORゲートは、低レベルの電圧状態の信号を以後のフリップ・フロップの入力端子Dに連結する。フリップ・フロップ・チェーンにおけるNANDゲートは、高レベルの電圧状態の信号を以後のフリップ・フロップの入力端子Dに連結する。クロック・パルスが次に生成された際に、データ開始マークがシフト・レジスタに存在する。

【0070】表7のコード・テーブルと図6及び図7と を参照すると、3つのクロック・パルス間隔が経過した ため、フリップ・フロップF6, F9, F16が、電気状態を表 す"1"にセットされ、残りのフリップ・フロップが、 データ開始マークをレジスタにロードするため、信号LD 30 SMが加えられた後にクロック・パルスが加えられた際 に、電気状態を表す"0"にセットされる。この目的の ために、NANDゲートND7, ND10, ND17 は、レジスタ回 路において、それぞれ指定されたフリップ・フロップの 入力に連結される。シフト・レジスタはクリアされ、全 フリップ・フロップをその電気状態を表すゼロ"0"に セットする。信号LDSMが加えられると、全NORゲート への両入力は高レベル状態となる。各NORゲートの出 力は低レベルとなる。インパータ・アンプI2は低レベル の入力信号を各NANDゲートの一方の入力と連結し、 この場合、各NANDゲートの出力は高レベル状態にな る。この時にクロック・パルスはそれに応じてフリップ ・フロップをセットし、そこでデータ開始マークをロー ドして、シフト・レジスタに3つのピット・タイム(ク ロック・パルス・タイム) がシフトされる。

【0071】エンコードされたマークRDCD2 は次にエンコーダ/デコーダ27にシフトされ、そこで修正されたSODマークをデコードしてディスク・コントローラ15(図3参照)に送る。修正が完了すると、修正信号NCR はオフ

20

されて、以後のデータは重ね書きされない。

【0072】読み出し動作モードにおいて、検出からまぬがれるようなデータ開始マークの不良がある場合には、以後のデータ・バターンは、遅いデータ開始マークと間違われることがある。この誤識別を防止するための通常の方法は、タイムアウト・カウンタを用いることである。しかし、タイミング的な不確実性がある場合には、正しい周期冗長検査CRCの欠如、検査及び/またはデータの欠如について信頼がおかれる。

【0073】本発明をディスク・ドライブのデータ開始マーク検出に関して、特定の論理概念と、正及び負信号論理の特定の組合せと、特定のフリップ・フロップ、ゲート及びアンプと、及び NRZコードや(2,7) コードとを用いて述べてきたが、本発明は、外部回路のビット信号を処理することにより記録されコード化されたビット・パターンを検出及び/または検査するための手段が設けられ、制御または修正の目的で、エンコードされたビット・パターンから得られる異なるビット信号グループからのビット信号の異なる小組合せを論理的に処理するための手段が設けられた、可動記録媒体を有するメモリ・システムにおいて実施可能であることは当業者には明らかである。

[0074]

【発明の効果】本発明は上述のように、ヘッダ・フィールドのビット欠陥に関する故障許容を提供することができ、これによりデータ開始コード等のヘッダ・フィールド・コードにおける単一ピット・エラーに基づく以後のデータの割愛を最小にし、データスペースの浪費を最小限に抑えることが可能となる。

30 【図面の簡単な説明】

【図1】記憶システムにおける可動記憶媒体内のヘッダ・フィールドを有する一般的なセクタを示す概略図である。

【図2】記憶システムにおける可動記憶媒体内のヘッダ・フィールドを有する他の一般的なセクタを示す概略図である。

【図3】本発明の原理を具体化したディスク・ドライブ・システムを示すプロック図である。


【図4】図3の検出回路の詳細な特徴を示す回路図(左 0 半分)である。

【図5】図3の検出回路の詳細な特徴を示す回路図(右半分)である。


【図6】図4及び図5の検出回路の説明における単一信号源及びその論理構成を示すテーブルである(同期フィールドが偶数ゼロフォーマットの場合)。

【図7】図4及び図5の検出回路の説明における単一信号源及びその論理構成を示すテーブルである(同期フィールドが奇数ゼロフォーマットの場合)。


【図1】




【図2】




【図3】



[図4]



[図5]



【図6】

4		女ゼ		西洋	874	r – r	ı F·	-			-	-					₽. 4-5		助力	4-	ルト	•	_	_	_	_	<u> </u>	1	0	
1	٥	0	0	1	0	O	0	F 3	0 F4	0	0	0 F7	O	Fq	O Ein	0	1 F12	0	0 F14	0	Q	0	C	1	0	0	0			1
								Ü	Ë	Ť	Ľ	Ė	1	Ü		<u> </u>	***			a			<u> </u>	Q			8	AI	A	*
				_			Γ			Г							Q				ō	Г	Г					A2	B]
						Ľ	Γ		Г	Q				0								П						A3	C	1
							Γ-	Q			Г	Q	Г				Г					П	_			,		ND1	OI	ND3
j						Г		$\overline{}$			$\overline{}$	Г	1				-			_	_	_	_	$\overline{}$				MDO		หงบว

【図7】

-	68	* t'i		<u> </u>	E)	1 17		пř	_			_	-	_	_		OD	<i>₹</i> マー:		础台	74	-x	ř	_				-	4-7	* 19		
0	0	1	0	To	2]	0	٦.	0	0	0	0	1	0	0	1	ō	0	1	0	0	0	0	0	0	1	0	0	0	1	_	+	r
			l .	Τ			FI	F2	F3	F4	F5	F6	F7	F8	F9	PIO	Fil	F12	P13	F14	FIS	F16	F17	F18	Ff9	F20	F21	F22	1		}	
				L	\Box					Г			_				Г				ठ	_			0			8	A1	A	1	٦
		L	L					Γ	Π	П	П	Г	Г	_		$\overline{}$	Т	0				8							A2	В)	ı
			Ι	Г	I			\Box			Q	Г	Г	П	0	Г													A3	C	١.,	•
				Γ	\Box																								NOI		an z	<u> </u>
				L	_1		0					0	Ī																ND2	02	100	٣.
_				T	T			_				-	Γ	1		· ·	Π		Γ.		Ι							Г			_	Г